实验5实验报告

李毅PB22051031

第一部分 IP调用实验

1.实验设计

本实验的内容是首先调用一个 Altera 的宏功能模块 ROM，容量是 1024×8bit，并在 ROM 中存放正弦波一个完整周期的数据。再编写顶层实体，将 ROM 模块当作元件调用，实现一个正弦波产生器。最终的结果采用 Quartus Ⅱ中自带的嵌入式逻辑分析仪 SignalTap Ⅱ来观察。 SignalTap Ⅱ的采样部件可以随设计文件一起下载于目标芯片中，采样部件可以捕捉目标芯片内部的信号，但不影响硬件电路的正常工作。

2.代码

```
`timescale 1ps/1ps

module FPGA_EXP5 (
    input clk,
    input rst,
    output [7:0] sign
);

reg [9:0] addr;

always @(posedge clk or negedge rst) begin
    if(!rst) begin
        addr<=10'b0;
    end
    else begin
        if(addr<10'b1111111111) begin
            addr<=addr+10'b1;
        end
        else begin
            addr<=10'b0;
        end
    end
end

mystorage rom(
    .clock(clk),
    .address(addr),
    .q(sign)
);

endmodule
```

3.实验结果

3.1 仿真波形

激励文件：

```
`timescale 1ps/1ps

module FPGA_EXP5_tb();

reg clk;
reg rst;
wire [7:0] sign;


FPGA_EXP5 fpga(
    .clk(clk),
    .rst(rst),
    .sign(sign)
);

initial begin
    rst=0;
    #20 rst=1;
end

initial clk=0;
always #20 clk = ~clk; //产生时钟信号

endmodule
```

仿真波形




3.2 RTL电路

全编译之后的资源占用信息：

Flow Summary	
Flow Status	Successful - Sun Nov 10 18:15:46 2024
Quartus II 64-Bit Version	13.0.1 Build 232 06/12...3 SP 1 SJ Full Version
Revision Name	FPGA_EXP5
Top-level Entity Name	FPGA_EXP5
Family	Cyclone V
Device	5CEFA2F23C8
Timing Models	Final
Logic utilization (in ALMs)	274 / 9,430 (3 %)
Total registers	521
Total pins	10 / 224 (4 %)
Total virtual pins	0
Total block memory bits	45,056 / 1,802,240 (3 %)
Total DSP Blocks	0 / 25 (0 %)
Total HSSI RX PCSs	0
Total HSSI PMA RX Deserializers	0
Total HSSI PMA RX ATT Deserializers	0
Total HSSI TX PCSs	0
Total HSSI PMA TX Serializers	0
Total HSSI PMA TX ATT Serializers	0
Total PLLs	0 / 4 (0 %)
Total DLLs	0 / 4 (0 %)

RTL电路：




3.3 上板结果

管脚分配：

clk	Input	PIN_W16	4A	B4A_N0	PI...16	2.5...lt)	12m...lt)	
rst	Input	PIN_Y11	3B	B3B_N0	PIN_Y11	2.5...lt)	12m...lt)	
sign[7]	Output	PIN_V20	4A	B4A_N0	PIN_V20	2.5...lt)	12m...lt)	1 (...lt)
sign[6]	Output	PIN_U20	4A	B4A_N0	PIN_U20	2.5...lt)	12m...lt)	1 (...lt)
sign[5]	Output	PIN_AA22	4A	B4A_N0	PI...22	2.5...lt)	12m...lt)	1 (...lt)
sign[4]	Output	PIN_T22	5A	B5A_N0	PIN_T22	2.5...lt)	12m...lt)	1 (...lt)
sign[3]	Output	PIN_AB21	4A	B4A_N0	PI...21	2.5...lt)	12m...lt)	1 (...lt)
sign[2]	Output	PIN_T17	5A	B5A_N0	PIN_T17	2.5...lt)	12m...lt)	1 (...lt)
sign[1]	Output	PIN_AB18	4A	B4A_N0	PI...18	2.5...lt)	12m...lt)	1 (...lt)
sign[0]	Output	PIN_P18	5A	B5A_N0	PIN_P18	2.5...lt)	12m...lt)	1 (...lt)
<<new node>>								

上板结果：




第二部分 蓝牙透传实验

1.实验设计

蓝牙透传是指在通信过程中，蓝牙模块不对传送的数据做任何处理，收到什么数据就传送什么数据。对发送方和接收方来说，蓝牙模块就好像是透明的。该实验需要两套设备（包括 PC 机和 FPGA 实验箱）合作完成，一套设备设置为主机模式，另一套设备设置为从机模式。

2.实验结果



如图所示，可以正常完成收发。